计算机术语集-CPU术语
3CPU术语
' h# `9 y- j' d s8 q; Y, J/ M5 UQUOTE:
' ]1 a) x( m( {CPU/ d- J0 u$ S N8 J b/ @
：（Central Pocessing Unit），中央处理器，是计算机的头脑，90%以上的数据信息都是由它来完成的。它的工作速度快慢直接影响到整部电脑的运行速度。CPU集成上万个晶体管，可分为控制单元（Control Unit；CU）、逻辑单元（Arithmetic Logic Unit；ALU）、存储单元（Memory Unit；MU）三大部分。以内部结构来分可分为：整数运算单元，浮点运算单元，MMX单元，L1 Cache单元和寄存器等。. {9 e1 e/ d& ?0 r& e, a" F5 @
主频
: O% `% F! |8 @& e/ z2 l) f：CPU内部的时钟频率，是CPU进行运算时的工作频率。一般来说，主频越高，一个时钟周期里完成的指令数也越多，CPU的运算速度也就越快。但由于内部结构不同，并非所有时钟频率相同的CPU性能一样。
( b3 k/ T R. L1 N外频
/ J9 n5 Q' l" l8 `4 F：即系统总线，CPU与周边设备传输数据的频率，具体是指CPU到芯片组之间的总线速度。
% ^4 m4 E) _# k4 m I倍频. B, I$ X3 s: d! I
：原先并没有倍频概念，CPU的主频和系统总线的速度是一样的，但CPU的速度越来越快，倍频技术也就应允而生。它可使系统总线工作在相对较低的频率上，而CPU速度可以通过倍频来无限提升。那么CPU主频的计算方式变为：主频 = ( F& \, A- ]0 t% d E/ b5 Z
外频 x 倍频：也就是倍频是指CPU和系统总线之间相差的倍数，当外频不变时，提高倍频，CPU主频也就越高。9 _4 I7 s# `4 k5 N/ G
缓存
2 b( _8 m( z7 z4 h# ~/ @：（Cache），CPU进行处理的数据信息多是从内存中调取的，但CPU的运算速度要比内存快得多，为此在此传输过程中放置一存储器，存储CPU经常使用的数据和指令。这样可以提高数据传输速度。可分一级缓存和二级缓存。
# x+ {+ p0 C" f+ [+ o一级缓存
7 [* x% G- K1 b3 _：即L1 Cache。集成在CPU内部中，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存缓存的容量越大，存储信息越多，可减少CPU与内存之间的数据交换次数，提高CPU的运算效率。但因高速缓冲存储器均由静态RAM组成，结构较复杂，在有限的CPU芯片面积上，L1级高速缓存的容量不可能做得太大。 + c$ B' O$ U' K5 U) o( e7 r% }$ |
二级缓存. v( L5 j+ x# G) a* E" S
：即L2 Cache。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部放置一高速存储器，即二级缓存。工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后是内存，在后是外存储器。所以L2对系统的影响也不容忽视。
! U2 Z: ~$ Y2 R' `( }: W内存总线速度
9 d! ~0 G) V; r) k2 i：（Memory-Bus Speed），是指CPU与二级(L2)高速缓存和内存之间数据交流的速度。( Q0 a' J% y8 p- u8 s
扩展总线速度5 O5 e" V- d5 b" j
：（Expansion-Bus Speed），是指CPU与扩展设备之间的数据传输速度。扩展总线就是CPU与外部设备的桥梁。; u8 t3 q0 x8 f7 G. x8 Q0 F$ U
地址总线宽度
; P8 K- g1 B& F1 i; S5 h' C：简单的说是CPU能使用多大容量的内存，可以进行读取数据的物理地址空间。/ h. {+ D: g; U. e" R" f, S/ k4 E. ^
数据总线宽度
$ B: v/ Y5 J; N& t：数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。
3 `$ k1 X% C$ ^" `生产工艺4 F( e7 q& i( Y& i9 J7 D
：在生产CPU过程中，要进行加工各种电路和电子元件，制造导线连接各个元器件。其生产的精度以微米（um）来表示，精度越高，生产工艺越先进。在同样的材料中可以制造更多的电子元件，连接线也越细，提高CPU的集成度，CPU的功耗也越小。这样CPU的主频也可提高，在0.25微米的生产工艺最高可以达到600MHz的频率。而0.18微米的生产工艺CPU可达到G赫兹的水平上。0.13微米生产工艺的CPU即将面市。
: _% i2 u' F) u2 a0 r* S工作电压) A3 @8 g* R3 \5 a8 e$ G8 f1 r
：是指CPU正常工作所需的电压，提高工作电压，可以加强CPU内部信号，增加CPU的稳定性能。但会导致CPU的发热问题，CPU发热将改变CPU的化学介质，降低CPU的寿命。早期CPU工作电压为5V，随着制造工艺与主频的提高，CPU的工作电压有着很大的变化，PIIICPU的电压为1.7V，解决了CPU发热过高的问题。# |5 t2 A% Y1 J$ g
位2 ~5 ~' v5 { b D
：计算机的运算单位，在数字运算中采用二进制，"0"和"1"，在CPU中都是一位。3 k& z4 L. ?" y' E( d- v! H& X
字节
, r( g5 q' P2 a3 ]9 [1 N. r( j：通常将可表示常用英文字符8位二进制称为一字节。6 X. y, U4 K$ L' i( `- y0 ]
字长
0 K5 J" G0 S. E$ ]4 D) y' G- q8 o. S/ L：在同一时间中处理二进制数的位数叫字长。通常称处理字长为8位数据的CPU叫8位CPU，32位CPU就是在同一时间内处理字长为32位的二进制数据。
% ]% d. ~8 r7 z3 d' K' ZIA-32（Intel Architecture）6 B N& V5 q* d6 i
：英特尔体系架构，英特尔从486开始采用，也就叫X86-32架构，在同一时间内可以处理32位二进制数据。CPU的工作宽度是32位。其它公司在软硬方面都兼容此架构，也列属于IA-32架构。
! u- p1 C7 T4 q9 o6 bIA-64& T# T3 W- H' X3 y, K. }4 z
：英特尔即将推出的64位CPU，其物理结构和工作电气等与IA-32完全不同。
( A( a% V0 m( ^, d: u2 KX86-64& q) J! J) s1 f: O k5 X" t' u+ Z
：有AMD公司设计，可以在同一时间内处理64位的整数运算，并兼容于X86-32架构。其中支持64位逻辑定址，同时提供转换为32位定址选项；但数据操作指令默认为32位和8位，提供转换成64位和16位的选项；支持常规用途寄存器，如果是32位运算操作，就要将结果扩展成完整的64位。这样，指令中有"直接执行"和"转换执行"的区别，其指令字段是8位或32位，可以避免字段过长。( D$ F1 v0 j) {' E# y
CISC指令（Complex Instruction Set Computing）% e2 q9 h& C# f4 Y" I8 M* Q+ n# ~
：复杂指令集。在早期CPU执行的指令都是复杂指令集，完全采用复杂指令来支持高级语言、应用程序和操作系统。
4 ?" ?8 u" y4 f. h; aRISC指令（Reduced Instruction Set Computing）0 O# q- @9 w7 E3 x
：精简指令集。因在CPU中的指令集多是简单指令，这样就从复杂指令集中精简出来。它的特点是指令系统小，采用标准字长的指令，加快指令执行速度，还可在CPU中采用超标量技术，极易提升CPU时钟频率。
! P# o& E5 e k1 x, F0 u显性并行指令计算（EPIC，ExplicitlyParallelInstructionComputing）- U. \9 ^! r, ~1 }
：下一代指令集架构。IA-64指令系统的统称。集成RISC和VLIW各自的优势技术，指令字长为128位，包含三个40位的指令和一个8位的模版代码。每个指令分为多个独立的操作字段，每个字段可分别控制各个功能部件并行工作，而模版中包含各指令间并行处理的信息，依据模版代码信息，可同时在不同的执行单元中执行三条没有相关性的指令，控制并行处理关系，提高并行处理能力。; D) X- \7 _/ l$ l; M
超长指令字（VLIW，Very Long Instruction Word）& d+ N! ?- }8 G$ r8 [3 [1 J
：新一带指令集，字长高达128位，运行速度成倍增加。它还继承了RISC指令集结构上的优势，可使CPU以较少的晶体管数达到很高的代码运行效率。它是以按序执行，节省了为乱序执行而必须的晶体管开销，减少晶体管数，降低功耗和发热量。
6 _! p$ k T$ H) d' C* ?, V" ^6 C, y单指令多数据流并行处理结构（SIMD，Single Instruction Multiple Data）/ _1 D, w6 T4 a9 P, ^8 _
：可用一个指令并行处理多个数据，缩短在处理视频、音频、图形、动画时循环运算时间。# F" J; `3 S" j
MMX多媒体指令集（Multi Media Extension）
' b: }0 P) ^! G+ T：在CPU内加入57条多媒体指令，主要增强CPU对多媒体信息的处理，提高CPU在音频、图形、视频和通信应用方面的处理能力。但由于它只对整数运算进行了优化而没有加强浮点方面的运算能力。所以在3D图形，因特网3D网页应用方面欠佳。& O2 N& @) A0 y) N& n8 y% ], U
3D NOW!
6 I* z; n+ S7 l" s; ?) |4 r/ W：是针对MMX指令集没有加强浮点处理能力方面而设计的。由AMD公司开发的多媒体扩展指令集，共有27条指令。主要应用于3D游戏等浮点运算中，能迅速地对3D图形进行辅助处理，从而使CPU的3D性能大大提高。3 G B4 H+ G! i1 ?& T
因特网数据流单指令序列扩展（SSE，Streaming SIMD Extensions）
/ w |: r5 D; {7 B/ S3 h" S：是对MMX指令的扩展和改进。在MMX基础上添加到70条指令，加强CPU处理3D网页和其它音、象信息技术处理的能力。但CPU所具有的特殊扩展指令集，需要应用程序的相应支持下才能发挥作用。
0 ?" q% H# r, T/ J1 ?SSE2
\/ n; R: @" ]：提供了144个新的128位多媒体指令，其中包含了 128bit SIMD Interger Arithmetic 及 128bit SIMD Double-Precision 浮点指令，更好的支持DVD播放，音频和3D图形数据处理，网络流数据处理等。支持SEE2的应用程序将日益增加。0 H/ |1 f; R4 p* Q: h
Socket 5
/ W+ j8 }6 H4 t" B( a1 X：方形多针脚ZIF（零插拔力：只要将插座上的拉杆轻轻扳起或按下，就可方便地安装和更换）插座插座，支持奔腾P54C和P54S处理器，320针脚。 F# ]% e! C3 t3 W9 w+ ~
Socket 7
5 ]* L# {7 ^# x4 S* i5 D# h. u：方形多针脚ZIF（零插拔力：只要将插座上的拉杆轻轻扳起或按下，就可方便地安装和更换）插座插座，支持Intel的Pentium、Pentium MMX，AMD的K5、K6和K6-2，Cyrix的6x86、6x86MX、MII，IDT的Winchip C6等。$ v# K4 c8 S! S5 F u
Socket 8& [% e2 x3 \ j& K
：方形多针脚插座，专为奔腾por CPU而设计的。3 N+ w( w/ L% W
Super 7, E! ~1 o) U7 n; x
：它是Socket 7的升级版本，是AMD公司K6-2、K6III而相配备的。
' f7 s% t8 s4 l2 WSlot 1
; u; E3 x' \: p9 z) k' [：INTEL专为奔腾II而设计的一种CPU插座，它是一狭长的242针脚的插槽,提供更大的内部传输带宽和CPU性能。9 S* b% b1 f I9 W
Slot 2
' z- M6 d, Z& {" U& E7 u3 Y：专用在奔腾至强系列，用于工作站和服务器等高端领域。
0 H% K- K! @' w' I( D: c% s; WSocker 370+ ^! ]6 A) t+ _" d9 Y# {
：INETL为赛扬系列而设计的CPU插座，成本降低。支持VRM8.1规格，核心电压2.0V。
$ s* U8 {1 }1 a0 c# eSocker 370 II
& l- J6 r4 n0 N" u, ]+ I5 H# ?: v* M：INETL为Pentium III Coppermine和Celeron II设计的，支持VRM8.4规格，核心电压1.6V。
5 @! O9 q, P0 ?% }Slot A5 @1 a3 i1 Y: r% F, B( U
：AMD公司为K7系列CPU定做的，外形与Slot 1差不多。
- z( V( l$ }% r {" gSocket A& c! h% J6 @+ S Z. {
：AMD专用CPU插座，462针脚) a% K0 A3 u; y$ _( W/ l0 {, E
Socker 4231 Z& ^5 B& @+ O( |* b) W* O" L
:INTEL专用在第一代奔腾IV处理器插座。- d0 ^0 e# d" L: p' \$ j
Socket 478# s5 B) i; ~! _
：Willamette内核奔腾IV专用CPU插座。
" x4 a0 l0 ~. [: u# B/ \9 m联合并行处理二级缓存8 B7 `- T/ V1 w$ Z
：（set-associative）将二级缓存划分不同的片段，在每一片段中包含许多缓存线。当CPU对系统内存数据访问中，除了可在系统内存片段中得到一根缓存线，还可在二级缓存中得到不同缓存线，大大加速CPU读取数据的速度，还可增强对数据的寻址能力，减少CPU的运算执行时间。新赛扬CPU中采用4路联合并行处理的二级缓存架构，而毒龙CPU采用的是16路联合并行处理的二级缓存架构。8 @: ], U' M4 v& [. x- n; U
非相关缓存架构) `% F: C& p* p; h
：毒龙CPU中所采用的技术，是指在CPU二级缓存中不包含一级缓存中所有数据的副本，一级缓存为64KB，二级缓存为64KB，共有缓存容量为192KB。' s2 h. U: W+ A" p1 j. j6 D' _
相关缓存架构1 F/ v d' u- p2 h. v) H
：新赛扬CPU中采用的技术。在二级缓存中包含一级缓存数据的副本，一级缓存为32KB，二级缓存为128KB，实际为96KB二级缓存。
6 f; D$ m- I3 k8 c" G+ }, |2 k! d回写高速缓存（Write Back）$ G1 j0 s; S: G
：它对读和写操作均有效，速度较快。而采用写通(Write－through)结构的高速缓存，仅对读操作有效。5 n, P7 S& H. J; S7 R/ w0 ^; h
高速互斥缓存（Mutually exclusive）
0 y @ D( H2 Z：是指在二级缓存中不包含一级缓存中出现过的指令和数据流，两者完全独立运行，这样可以提高数据读取效能，避免占用有限的缓存空间。 G3 t8 `$ h: K: ?/ i
追踪缓存（Trace Cache）- z: s* R, a0 z2 G3 k% M+ F8 E
：在奔腾IV一级缓存中，一般一级缓存中的指令缓存都是即时解码：而追踪缓存无须每次都进行解码指令，直接做解码，这些指令称为微指令（micro-ops），12K容量能存储12000个微指令。相比可以有效地增加在高速时脉下对指令的解码能力。7 \$ g, @' r* ^
高级转移缓存（ATC，Advanced Transfer Cache）
% V3 d1 r; ?" \; ^" w( k% R. _ W1 p：CPU内核继承、低发应时间、多路联合并行处理二级缓存架构。它将处理器内部填充缓存的数量增加，保证CPU能获得更低的反应时间，增加数据的流量
# _8 l2 k7 K$ h* G% H% i! q; A9 o双独立总线结构（GTL+）' S0 T" {4 H/ U+ ~* Z* F* n$ p
：这种结构可以使整个系统速度得到很大的提高。一条总线负责系统内存，另一条连接二级缓存中。
7 s' ~. G2 m4 ELDT
7 R# O+ @( W7 d0 t：AMD下一代系统总线技术，实现芯片与芯片间的互联，峰值带宽可达到6.4GB/s，并且兼容现有的总线标准。
. D; V4 W4 A: t, B/ A0 ~2 iALPHA EV6切换式总线
/ M- k8 { u: E. @：采用多线程处理的点到点拓扑结构，可以支持可伸缩多处理器，支持200MHz-400MHz的系统总线频率，带宽锏?.2GB/s，具有强大的处理能力。% Y5 I" G5 X! P g4 q
流水线
0 q; u: y0 E# u5 j. b：在INTEL486中开始使用，它的工作方式就象工业生产上的装配流水线，由5-6个不同功能的电路单元（指令、译码、发生地址、执行指令和数据回写等单元）组成一条指令处理流水线，将一条X86指令分为几段由这些电路单元分别执行，这样在一个时钟周期内完成一条指令，可以提高CPU的运算速度。进入奔腾，在CPU内设置两条各自独立电路单元的流水线，可通过这两条流水线来同时执行两条命令，达到在一个时钟周期内完成两条指令。+ h% [- H! q& o7 W7 s4 _' m
超标量流水线; T& A% y: j# t; h
：就是指在一个时钟周期内一条流水线可执行一条以上的指令。一条指令分为十几段指令来由不同电路单元完成。
/ H, h. l1 _) K. @3 W/ N乱序执行（out-of-orderexecution）. d/ t: w8 m2 |1 L U. ]) u4 ~
：是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路6 C2 @" D3 u' q: k( u
单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。 分枝技术：（branch）指令进行运算时需要等待结果，一般无条件分枝只需要按指令顺序执行，而条件分枝必须根据处理后的结果，再决定是否按原先顺序进行。
+ o+ ~+ Z/ ?0 k% p2 h: d. {分枝预测（branch prediction）
